(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)
(45) 공고일자 2017년02월07일
(11) 등록번호 10-1704260
(24) 등록일자 2017년02월01일
(51) 국제특허분류(Int. Cl.)
H01L 23/495 (2006.01) H01L 23/498 (2006.01)
H01L 29/40 (2006.01)
(52) CPC특허분류
H01L 23/4952 (2013.01)
H01L 23/49551 (2013.01)
(21) 출원번호 10-2015-0129960
(22) 출원일자 2015년09월14일
심사청구일자 2015년09월14일
(56) 선행기술조사문헌
JP2001326294 A*
JP2001024017 A*
US20140065771 A1
KR1020060024117 A
*는 심사관에 의하여 인용된 문헌
(73) 특허권자
엘지전자 주식회사
서울특별시 영등포구 여의대로 128 (여의도동)
(72) 발명자
이철
서울특별시 서초구 양재대로11길 19 LG전자 특허
센터
양창호
서울특별시 서초구 양재대로11길 19 LG전자 특허
센터
차영호
서울특별시 서초구 양재대로11길 19 LG전자 특허
센터
(74) 대리인
김기문
전체 청구항 수 : 총 9 항 심사관 : 퇴_배진용
(54) 발명의 명칭 반도체 모듈 및 그 제조방법
(57) 요 약
실시예는 반도체 모듈 및 그 제조방법에 관한 것이다.
실시예에 따른 반도체 모듈은 상면에 반도체 칩(104)이 배치되고 하면에 제1 회로패턴(106)이 배치된 모듈 기판
(102)과, 상면에 전극패드(124)가 구비되는 메인 기판(122)과, 상기 제1 회로패턴(106)과 상기 전극패드(124)을
전기적으로 연결하는 솔더부(S2);를 포함할 수 있다. 상기 모듈 기판(102)의 하면은 소정의 리세스(recess)(R)를
구비할 수 있다. 상기 제1 회로패턴(106)은 상기 리세스(R) 내에 배치될 수 있다.
대 표 도 - 도1a
등록특허 10-1704260
- 1 -
(52) CPC특허분류
H01L 23/49811 (2013.01)
H01L 29/40 (2013.01)
등록특허 10-1704260
- 2 -
명 세 서
청구범위
청구항 1
상면에 반도체 칩이 배치되고 하면에 제1 회로패턴이 배치된 모듈 기판;
상면에 전극패드가 구비되는 메인 기판;
상기 제1 회로패턴과 상기 전극패드를 전기적으로 연결하는 솔더부;를 포함하고,
상기 모듈 기판의 하면은 소정의 리세스(recess)를 구비하며,
상기 제1 회로패턴은 상기 리세스 내에 배치되며,
상기 제 1 회로패턴의 바닥부는 상기 모듈 기판의 하면 보다 높게 위치하여, 상기 제 1 회로패턴 전체가 모듈
기판의 리세스 내에 내재되며
상기 솔더부의 상부는,
상기 모듈 기판의 리세스 내에 배치되어, 상기 모듈 기판에서 상기 리세스를 형성하는 측면과 상기 리세스의 하
면에 직접 접하는
반도체 모듈.
청구항 2
삭제
청구항 3
제1항에 있어서,
상기 제1 회로패턴은
LGA(Land Grid Array) 타입인 반도체 모듈.
청구항 4
제1항에 있어서,
상기 솔더부에서의 보이드(void)는 10% 이하인 반도체 모듈.
청구항 5
제4항에 있어서,
상기 솔더부에서의 보이드(void)는 5% 이하인 반도체 모듈.
청구항 6
제1항에 있어서,
상기 솔더부의 일부가 상기 리세스 내에 배치되는 반도체 모듈.
청구항 7
일면에 반도체 칩이 배치되고 타면에 제1 회로패턴이 배치된 모듈 기판을 준비하는 단계;
상기 모듈 기판 상에 범프 마스크를 형성하는 단계;
상기 범프 마스크를 이용하여 상기 제1 회로패턴 상에 솔더 페이스트를 프린팅하는 단계;
등록특허 10-1704260
- 3 -
상기 솔더 페이스트를 프린팅하는 단계 후에 상기 범프 마스크를 제거하는 단계; 및
상기 프린팅된 솔더 페이스트를 진공 성형하여 솔더부를 형성하는 단계;를 포함하고,
상기 모듈 기판의 하면은 소정의 리세스(recess)를 구비하며,
상기 제1 회로패턴은 상기 리세스 내에 배치되고,
상기 제 1 회로패턴의 바닥부는 상기 모듈 기판의 하면 보다 높게 위치하여, 상기 제 1 회로패턴 전체가 상기
모듈 기판의 리세스 내에 내재되며
상기 솔더부의 상부는,
상기 모듈 기판의 리세스 내에 배치되어, 상기 모듈 기판에서 상기 리세스를 형성하는 측면과 상기 리세스의 하
면에 직접 접하는
반도체 모듈의 제조방법.
청구항 8
삭제
청구항 9
제7 항에 있어서,
상기 프린팅된 솔더 페이스트에 진공 성형하여 솔더부를 형성하는 단계는
0.5 kPa 내지 1.0 kPa 이하의 진공압에서 진행되는 반도체 모듈의 제조방법.
청구항 10
삭제
청구항 11
삭제
청구항 12
제7항에 있어서,
상기 솔더부에서의 보이드(void)는 10% 이하인 반도체 모듈의 제조방법.
청구항 13
제12항에 있어서,
상기 솔더부에서의 보이드(void)는 5% 이하인 반도체 모듈의 제조방법.
발명의 설명
기 술 분 야
실시예는 반도체 모듈 및 그 제조방법에 관한 것이다.[0001]
배 경 기 술
이동단말기, 특히 스마트폰(smart phone)은 PC의 소형화된 운영체제를 탑재한 기기에 무선 전화 통신 가능한 하[0002]
드웨어와 소프트웨어 모듈이 추가된 휴대 전화이다. 스마트폰은 전자 우편, 인터넷 검색, text 읽고 쓰고 저장
하기, 추가적인 앱설치로 응용기기로의 기능사용이 가능하고 내장형 키보드나 외장 USB 키보드, 외부 출력 가능
한 단자로 확장기기 연결되는 소형전자컴퓨팅기기로 사용될 수 있다.
또한 텔레매틱스(Telematics)는 통신(telecommunication)과 정보과학(informatics)의 합성어로, 카 내비게이션[0003]
뿐만 아니라 뉴스도 보고 게임도 하고 주식, 금융거래를 할 수 있는 기능을 넣어서 차안에서 인터넷에 접속해
등록특허 10-1704260
- 4 -
호텔도 예약하고 영화도 볼 수 있는 시스템을 제공해줄 수 있다.
또한 텔레매틱스에 의하면 자동차, 항공기, 선박 등에 컴퓨터 무선통신 위성항법 기능을 모두 갖춘 장치를 달아[0004]
각종 데이터(data) 영상정보를 주고 받을 수 있게 해주는 서비스를 제공할 수 있다.
또한 텔레매틱스에 의하면 자동차에 적용하면 앞 모니터를 통해 이메일(E-MAIL)을 주고 받고 지도를 검색할 수[0005]
있으며, 뒷자석 모니터로는 컴퓨터 게임을 즐길 수도 있다.
텔레메틱스 서비스는 자동차 메이커와 이동통신업체 간의 합작 형태로 이루어질 수 있다. 예를 들어, 텔레메틱[0006]
스 서비스는 형태에 따라 뉴스수신, 주식투자, 전자상거래, 금융거래, 호텔예약, 팩시밀리 송수신, 게임, 차량
사고 및 도난 등 다양한 서비스가 가능하며, 특히 교통사고가 났을 경우 GPS위성을 이용해 자동적으로 사고차량
의 위치를 추적, 가장 근접한 119구조대에 전달해 줌으로써 구난 활동에 용이할 수 있다.
이러한 이동단말기 또는 텔레매틱스(Telematics)를 구현하기 위해서는 다양한 통신모듈이 필요하며, 이러한 통[0007]
신모듈은 반도체 모듈형태로서 다양한 방식의 패키지 형태로 제작되고 있다.
종래기술에 의한 웨이퍼 레벨 반도체 패키지로는 기판의 하부에 랜드(Land)들이 형성되어 있는 LGA(Land Grid[0008]
Array) 구조의 반도체 패키지와 기판의 복수개의 랜드(Land)들에 솔더볼들이 융착되어 있는 BGA(Ball Grid
Array) 구조의 반도체 패키지가 있다.
그런데, 종래기술에 의한 LGA(Land Grid Array) 구조의 반도체 패키지는 패키징 시 보이드(void)가 발생하여 전[0009]
기적인 특성이 저하될 수 있고, 기판의 휨 현상 등에 의해 쇼트(open)나 단락(open) 현상이 발생할 수 있다. 또
한 종래기술에 의한 BGA(Ball Grid Array) 구조의 반도체 패키지의 경우 역시 기판의 휨 현상이 발생할 수
있고, 솔더볼의 크랙(crack) 문제가 발생할 수 있다.
선행기술문헌
특허문헌
(특허문헌 0001) 일본 공개특허공보 특개2005-353965호, 공개일 2005년 12월 22일
발명의 내용
해결하려는 과제
실시예는 전기적 특성이 향상된 반도체 모듈 및 그 제조방법을 제공하고자 한다.[0010]
또한 실시예는 물리적 특성이 향상된 반도체 모듈 및 그 제조방법을 제공하고자 한다.[0011]
과제의 해결 수단
실시예에 따른 반도체 모듈은 상면에 반도체 칩(104)이 배치되고 하면에 제1 회로패턴(106)이 배치된 모듈 기판[0012]
(102)과, 상면에 전극패드(124)가 구비되는 메인 기판(122)과, 상기 제1 회로패턴(106)과 상기 전극패드(124)을
전기적으로 연결하는 솔더부(S2);를 포함할 수 있다. 상기 모듈 기판(102)의 하면은 소정의 리세스(recess)(R)
를 구비할 수 있다. 상기 제1 회로패턴(106)은 상기 리세스(R) 내에 배치될 수 있다.
또한 실시예에 따른 반도체 모듈의 제조방법은 일면에 반도체 칩(104)이 배치되고 타면에 제1 회로패턴(106)이[0013]
배치된 모듈 기판(102)을 준비하는 단계와, 상기 모듈 기판(102) 상에 범프 마스크(M)를 형성하는 단계와, 상기
범프 마스크(M)를 이용하여 상기 제1 회로패턴(106) 상에 솔더 페이스트(S1)를 프린팅하는 단계와, 상기 솔더
페이스트(S1)를 프린팅하는 단계 후에 상기 범프 마스크(M)를 제거하는 단계 및 상기 프린팅된 솔더 페이스트
(S1)를 진공 성형하여 솔더부(S2)를 형성하는 단계를 포함할 수 있다.
발명의 효과
실시예는 전기적 특성이 향상된 반도체 모듈 및 그 제조방법을 제공할 수 있다.[0014]
또한 실시예는 물리적 특성이 향상된 반도체 모듈 및 그 제조방법을 제공할 수 있다. [0015]
등록특허 10-1704260
- 5 -
도면의 간단한 설명
도 1a는 실시예에 따른 반도체 모듈의 단면도.[0016]
도 1b는 실시예에 따른 반도체 모듈의 부분 확대도.
도 2a는 비교예 반도체 모듈의 솔더부 분석 사진.
도 2b는 실시예에 따른 반도체 모듈의 솔더부 분석 사진.
도 2c는 실시예에 따른 반도체 모듈의 솔더부 사진.
도 3 내지 도 10은 실시예에 따른 반도체 모듈의 제조방법 공정 단면도.
도 11은 실시예에 따른 반도체 모듈이 적용된 이동 단말기 사시도.
발명을 실시하기 위한 구체적인 내용
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의[0017]
"상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래
(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각
층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
(실시예)[0018]
도 1a는 실시예에 따른 반도체 모듈(100)의 단면도이다.[0019]
실시예에 따른 반도체 모듈(100)은 모듈 기판부(110), 메인 기판부(120), 솔더부(S2) 등을 포함할 수 있다. 상[0020]
기 모듈 기판부(110)는 모듈 기판(102), 제1 회로패턴(106) 및 반도체 칩(104)을 포함할 수 있다. 상기 메인 기
판부(120)는 메인 기판(122), 전극패드(124)를 포함할 수 있다.
예를 들어, 실시예에 따른 반도체 모듈(100)은 상면에 반도체 칩(104)이 배치되고 하면에 제1 회로패턴(106)이[0021]
배치된 모듈 기판(102)과, 상면에 전극패드(124)가 구비되는 메인 기판(122) 및 상기 제1 회로패턴(106)과 상기
전극패드(124)을 전기적으로 연결하는 솔더부(S2)를 포함할 수 있다.
상기 모듈 기판(102)은 단일 기판 또는 복수의 기판으로 형성될 수 있다. 상기 모듈 기판(102)은 절연성 기판일[0022]
수 있다. 예를 들어, 상기 모듈 기판(102)은 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합
소재 기판, 또는 유리 섬유 합성 기판일 수 있다.
또한 상기 모듈 기판(102)이 고분자 수지를 포함하는 경우, FR-4, BT(Bismaleimide Triazine), ABF(Ajinomoto[0023]
Build up Film) 등의 에폭시계 절연 수지 또는 폴리이미드계 수지를 포함할 수도 있으나, 이에 한정되는 것은
아니다.
상기 모듈 기판(102)의 상면에 반도체 칩(104)이 배치될 수 있고, 상기 반도체 칩(104) 상에는 소정의 몰딩부가[0024]
형성되어 반도체 칩(104)을 보호할 수 있다. 상기 반도체 칩은 프로세서 칩이나 전자 소자일 수 있으나 이에 한
정되는 것은 아니다.
예를 들어, 상기 전자 소자는 저항(Resistor), 인덕터(Inductor) 또는 커패시터(Capacitor) 등의 수동소자일 수[0025]
있으나 이에 한정되는 것은 아니다.
상기 모듈 기판(102)의 하면에는 도전성 제1 회로패턴(106)이 형성될 수 있다. 예를 들어, 상기 제1 회로패턴[0026]
(106)은 랜드 그리드 에레이(Lan Gird Array) 타입으로 형성될 수 있으나 이에 한정되는 것은 아니다.
또한 상기 제1 회로패턴(106)은 어대티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process),[0027]
MSAP(Modified Semi Additive Process) 또는 SAP(Semi Additive Process) 공법 등으로 형성가능하나 이에 한정
되는 것은 아니다.
상기 제1 회로패턴(106)은 상기 반도체 칩(104)과 소정의 도전성 비아(미도시)를 통해 전기적으로 연결될 수 있[0028]
다. 상기 도전성 비아는 상기 모듈 기판(102)에 기계가공 방식으로 비아 홀을 형성하여 형성될 수 있다. 예를
들어, 소정의 비아 홀(미도시)이 상기 메인 기판(122) 내에 밀링(Milling), 드릴(Drill) 또는 라우팅(Routing)
등의 기계가공 방식으로 형성될 수 있다. 또는 상기 비아 홀은 레이저 가공 또는 화학 가공에 의해 형성될 수도
등록특허 10-1704260
- 6 -
있다.
이후, 상기 비아 홀에 금속 물질의 충진에 의해 소정의 도전성 비아를 형성할 수 있다. 예를 들어, 상기 도전성[0029]
비아는 Cu, Ag, Sn, Au, Ni 또는 Pd 중 선택되는 어느 하나의 물질을 이용하여, 무전해 도금, 전해 도금, 스크
린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Ecaporation), 잉크젯팅 또는 디스펜싱 중 어느 하
나 또는 이들의 조합된 방식을 이용하여 비아 홀에 충진되어 형성될 수 있으나 이에 한정되는 것은 아니다.
도 1b는 실시예에 따른 반도체 모듈(100)의 부분 확대 모식도이다.[0030]
실시예에서 상기 모듈 기판(102)은 소정의 리세스(recess)(R)를 구비할 수 있다.[0031]
예를 들어, 상기 모듈 기판(102)은 상기 모듈 기판(102)의 하면(102B)을 기준으로 위로 오목한 소정의 리세스[0032]
(R)를 구비할 수 있다. 상기 리세스(R)는 도시된 바와 같이 트렌치 형태일 수 있으나 이에 한정되는 것은 아니
다.
상기 리세스(R)는 상기 메인 기판(122) 내에 기계가공 방식, 레이저 가공 또는 화학 가공에 의해 형성될 수 있[0033]
으나 이에 한정되는 것은 아니다.
실시예에서 상기 제1 회로패턴(106)은 상기 리세스(R) 내에 배치될 수 있다. 예를 들어, 상기 제1 회로패턴의[0034]
바닥부(106B)는 상기 모듈 기판의 하면(102B)보다 높게 위치할 수 있다. 또한 상기 제1 회로패턴(106)은 상기
모듈 기판의 하면(102B)으로 돌출되지 않을 수 있다. 이를 통해, 제1 회로패턴(106) 간의 단락을 방지할 수 있
다.
상기 솔더부(S2)는 스크린프린팅 솔더범프 공정에 의해 형성될 수 있으나 이에 한정되는 것은 아니다. 상기 솔[0035]
더부(S2)는 무연솔더, Pb/In/Ag 또는 Sn/Pb/Cd/In 중 어느 하나를 이용하여 형성할 수 있으나 이에 한정되는 것
은 아니다. 상기 무연솔더는 Cu/Ag/Sn 또는 Cu/Sb/Ag/Sn일 수 있으니 이에 한정되는 것은 아니다.
실시예에서 상기 솔더부(S2)의 일부는 상기 모듈 기판(102)의 리세스(R) 내에 배치될 수 있다. 예를 들어, 상기[0036]
솔더부(S2)의 상부(ST)는 상기 모듈 기판(102)의 리세스(R) 내에 배치되어 솔더부(S2)의 접촉면적을 넓힘으로써
물리적인 결합력을 향상시킬 수 있다.
도 2a는 비교예 반도체 모듈의 솔더부 분석 사진이다.[0037]
비교예는 LGA(Land Grid Array) 타입으로 패키징 공정 진행시 솔더부(SA) 분석사진이며, 비교예에서의 솔더부[0038]
(SA)에서 보이드(V) 농도는 약 30% 내지 45%에 달한다. 이에 따라, 비교예에 의하면 전기적인 특성이나 물리적
인 특성이 불량인 경우가 발생하고 있다.
도 2b는 실시예에 따른 반도체 모듈의 솔더부(S2) 분석 사진이다.[0039]
실시예에 따른 반도체 모듈에서의 솔더부(S2)의 보이드 농도는 10% 이하로 제어가 가능하여 전기적인 특성이나[0040]
물리적인 특징이 우수하다.
예를 들어, 실시예에 따른 반도체 모듈에서의 솔더부(S2)의 보이드 농도는 약 5% 이하일 수 있다. 또한 실시예[0041]
적용시 반도체 모듈에서의 솔더부(S2)의 보이드 농도는 약 3.5% 이하로 제어가 가능하다.
예를 들어, 도 2b에서 분석된 실시예의 자료에서 솔더부(S2)의 보이드 농도는 0%에 가깝게 거의 측징되지 않았[0042]
다.
실시예에 따른 반도체 모듈에서의 솔더부의 보이드 농도가 낮아짐에 따라 전기 전도성이 향상되어 전기적인 특[0043]
성이 현저히 향상될 수 있다.
또한 실시예에 따른 반도체 모듈에서의 솔더부의 보이드 농도가 개선됨에 따라 솔더 크랙의 발생이 현저히 향상[0044]
될 수 있다.
도 2c는 실시예에 따른 반도체 모듈의 솔더부 사진이다.[0045]
한편 종래기술에 의하면 보이드 농도가 높아 솔더부의 높이가 제대로 확보되지 못해 솔더부와 회로패턴 간의 오[0046]
픈(open)이 발생하는 문제가 있었다.
실시예에 따른 반도체 모듈에서의 솔더부(S2)의 보이드 농도가 개선됨에 따라 솔더부의 높이(H)가 충분하게 확[0047]
보되어 기계적, 전기적 신뢰성이 향상될 수 있다.
등록특허 10-1704260
- 7 -
예를 들어, 실시예에서 솔더부의 높이(H)는 약 0.10mm 내지 0.50mm로 확보될 수 있으며, 솔더부의 폭(W)은 약[0048]
0.20mm 내지 0.60mm로 확보될 수 있으나 이에 한정되는 것은 아니다.
예를 들어, 실시예에서 솔더부의 높이(H)는 약 0.35mm 내지 0.40mm로 확보될 수 있으며, 솔더부의 폭(W)은 약[0049]
0.850mm 내지 0.900mm로 확보될 수 있으나 이에 한정되는 것은 아니다.
또한 실시예에서 솔더부(S2) 상면 디자인은 원형, 둥근 사각형, 사각형 또는 마름모 형상 등일 수 있으나 이[0050]
에 한정되는 것은 아니다.
이하, 도 3 내지 도 10를 참조하여 실시예에 따른 반도체 모듈의 제조방법을 설명하기로 한다. 이하의 제조방법[0051]
설명은 도면을 기준으로 설명하나 제조방법이 도면이나 이하의 설명의 순서에 한정되지 않는다.
우선, 도 3과 같이, 모듈 기판부(110)을 준비하여, 상기 모듈 기판부(110)는 모듈 기판(102), 제1 회로패턴[0052]
(106) 및 반도체 칩(104)을 포함할 수 있다.
상기 모듈 기판(102)의 일면에 반도체 칩(104)이 배치되고, 타면에 제1 회로패턴(106)이 배치될 수 있다.[0053]
상기 모듈 기판(102)은 단일 기판 또는 복수의 기판으로 형성될 수 있다.[0054]
상기 모듈 기판(102)은 절연성 기판일 수 있다. 예를 들어, 상기 모듈 기판(102)은 열경화성 또는 열가소성 고[0055]
분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있다.
또한 상기 모듈 기판(102)이 고분자 수지를 포함하는 경우, FR-4, BT(Bismaleimide Triazine), ABF(Ajinomoto[0056]
Build up Film) 등의 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리이미드계 수지를 포함할 수도 있
으나, 특별히 이에 한정되는 것은 아니다.
상기 모듈 기판(102)의 일면에 반도체 칩(104)이 배치될 수 있다. 예를 들어, 도 3을 기준으로 모듈 기판(102)[0057]
의 하면에 반도체 칩(104)이 배치되고, 반도체 칩(104) 상에 몰딩수지(미도시)가 형성될 수 있으나 이에 한정되
는 것은 아니다.
상기 반도체 칩은 프로세서 칩이나 전자 소자일 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 상기 전자[0058]
소자는 저항(Resistor), 인덕터(Inductor) 또는 커패시터(Capacitor) 등의 수동소자일 수 있으나 이에 한정되는
것은 아니다.
상기 모듈 기판(102)의 타면에는 제1 회로패턴(106)이 형성될 수 있다. 예를 들어, 도 3을 기준으로 상기 모듈[0059]
기판(102)의 상면에 제1 회로패턴(106)이 랜드 그리드 에레이 타입으로 형성될 수 있으나 이에 한정되는 것은
아니다.
상기 제1 회로패턴(106)은 어대티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process),[0060]
MSAP(Modified Semi Additive Process) 또는 SAP(Semi Additive Process) 공법 등으로 형성가능하나 이에 한정
되는 것은 아니다.
상기 제1 회로패턴(106)은 상기 반도체 칩(104)과 소정의 도전성 비아(미도시)를 통해 전기적으로 연결될 수 있[0061]
다.
예를 들어, 소정의 비아 홀(미도시)이 상기 메인 기판(122) 내에 밀링(Milling), 드릴(Drill) 또는 라우팅[0062]
(Routing) 등의 기계가공 방식으로 형성될 수 있다. 또는 비아 홀은 레이저 가공 또는 화학 가공에 의해 형성될
수 있다.
이후, 상기 비아 홀에 소정의 도전성 비아를 금속 물질의 충진에 의해 형성할 수 있다. 예를 들어, 상기 도전성[0063]
비아는 Cu, Ag, Sn, Au, Ni 또는 Pd 중 선택되는 어느 하나의 물질을 이용하여, 무전해 도금, 전해 도금, 스크
린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Ecaporation), 잉크젯팅 또는 디스펜싱 중 어느 하
나 또는 이들의 조합된 방식을 이용한 충진으로 형성될 수 있으나 이에 한정되는 것은 아니다.
실시예에서 상기 모듈 기판(102)은 도 1b와 같이 소정의 리세스(recess)(R)를 구비할 수 있다. 예를 들어, 상기[0064]
모듈 기판(102)은 상기 모듈 기판(102)의 하면(102B)을 기준으로 소정의 리세스(R)를 구비할 수 있다. 상기 리
세스(R)는 도시된 바와 같이 트렌치 형태일 수 있으나 이에 한정되는 것은 아니다.
상기 리세스(R)는 상기 메인 기판(122) 내에 기계가공 방식, 레이저 가공 또는 화학 가공에 의해 형성될 수 있[0065]
으나 이에 한정되는 것은 아니다.
등록특허 10-1704260
- 8 -
실시예에서 상기 제1 회로패턴(106)은 상기 리세스(R) 내에 배치될 수 있다. 예를 들어, 상기 제1 회로패턴의[0066]
바닥부(106B)는 상기 모듈 기판의 하면(102B)보다 높게 위치할 수 있다. 또한 상기 제1 회로패턴(106)은 상기
모듈 기판의 하면(102B)으로 돌출되지 않을 수 있다.
다음으로, 도 4 내지 도 8의 공정을 통해, 상기 모듈 기판(102) 상에 솔더부(S2)를 형성한다. 상기 솔더부(S2)[0067]
는 스크린프린팅 솔더범프 공정에 의해 형성될 수 있으나 이에 한정되는 것은 아니다.
우선, 도 4와 같이 상기 모듈 기판(102) 상에 상기 제1 회로패턴(106)을 노출시키는 범프 마스크(M)를[0068]
형성한다. 상기 범프 마스크(M)는 감광막(PR)을 이용하여 형성될 수 있으나 이에 한정되지 않는다.
다음으로, 도 5와 같이, 상기 범프 마스크(M)를 이용하여 솔더 페이스트(S1)를 프린팅한다. [0069]
상기 솔더 페이스트(S1)는 무연솔더, Pb/In/Ag 또는 Sn/Pb/Cd/In 중 어느 하나 일 수 있으나 이에 한정되는 것[0070]
은 아니다. 상기 무연솔더는 Cu/Ag/Sn 또는 Cu/Sb/Ag/Sn일 수 있으니 이에 한정되는 것은 아니다.
상기 범프 마스크(M)는 추후 형성되는 솔더부(S2)의 폭(W)에 따라 아래 표1과 같은 높이로 형성될 수 있으나 이[0071]
에 한정되는 것은 아니다.
표 1
솔더부(S2) 폭(W, mm)[0072] 범프 마스크(M) 높이(mm)
0.1~0.2 0.2~0.25
0.2~0.3 0.3~0.35
0.3~0.4 0.4~0.45
0.4~0.5 0.5~0.60
다음으로, 도 6과 같이, 상기 범프 마스크(M)를 애슁 공정 등에 의해 제거시킨다.[0073]
다음으로, 도 7과 같이, 소정의 챔버(C)에서 상기 프린팅된 솔더 페이스트(S1)를 진공 성형하여, 도 8과 같이[0074]
솔더부(S2)를 형성할 수 있다.
상기 진공성형 장비인 챔버(C)는 일반적인 리플로우 오븐(Reflow Oven) 사양을 만족하되, 솔더링(Soldering) 구[0075]
간에서의 진공 대기를 만들 수 있어야 하며, 그 수준은 진공성형 조건을 만족할 수 있어야 한다.
실시예에서 채용가능한 진공장비는 최소 1.0kPa 이하의 진공수준을 확보 유지 가능한 장비여야 한다. 또한, 상[0076]
기 진공장비는 진공 수준에 도달함에 있어, 진공화 속도가 조절 가능한 장비여야 한다.
실시예에서 진공성형 시 진공압 및 진공시간은 요구되는 솔더부의 설정 조건에 따라 다를 수 있다.[0077]
실시예의 진공성형 공법에서 진공압은 약 0.5kPa 내지 10.0kPa일 수 있고, 진공시간은 약 18sec 내지 60sec 일[0078]
수 있으나 이에 한정되는 것은 아니다.
진공압이 10.0kPa 초과시 성형된 솔더부의 모양이 변형되거나, 구(球)의 형태를 가지지 못하고 솔더가 비산될[0079]
수 있다.
진공압이 0.5kPa 미만인 경우 성형된 솔더부의 사이즈가 요구되는 사이즈 보다 큰 형태를 가질 수 있고, 솔더부[0080]
의 밀도가 저하될 수 있으며, 파괴 검사 시 솔더부 내에 void (천공)와 같은 불량 현상을 확인 할 수 있다.
실시예에서 진공성형의 진공시간이 60sec를 초과하는 경우 높은 진공압에서 문제점과 동일하거나 유사한 불량이[0081]
발생할 수 있다.
또한 진공성형 시간이 18se 미만의 경우 낮은 진공압에서 문제점과 동일하거나 유사 불량이 발생할 수 있다.[0082]
실시예에 따른 반도체 모듈에서의 솔더부(S2)의 보이드 농도가 낮아짐에 따라 전기 전도성이 향상되어 전기적인[0083]
특성이 현저히 향상될 수 있다.
또한 실시예에 따른 반도체 모듈에서의 솔더부(S2)의 보이드 농도가 개선됨에 따라 솔더 크랙의 발생이 현저히[0084]
향상될 수 있다.
또한 실시예에 따른 반도체 모듈에서의 솔더부(S2)의 보이드 농도가 개선됨에 따라 솔더부의 높이가 충분하게[0085]
확보되어 기계적, 전기적 신뢰성이 향상될 수 있다. 예를 들어, 실시예에서 솔더부의 높이(H)는 약 0.35mm 내지
등록특허 10-1704260
- 9 -
0.40mm로 확보될 수 있으며, 솔더부의 폭(W)은 약 0.850mm 내지 0.900mm로 확보될 수 있으나 이에 한정되는 것
은 아니다.
다음으로 도 9와 같이, 상면에 전극패드(124)가 구비된 메인 기판(122)을 준비한다. 상기 전극패드(124) 상에는[0086]
제2 솔더(126)가 형성될 수 있다.
다음으로 도 10과 같이 메인 기판(122) 상에 모듈 기판(102)을 실장한다.[0087]
실시예에 따른 반도체 모듈은 이동단말기, 텔레매틱스 장치 등에 적용될 수 있으나 이에 한정되는 것은 아니다.[0088]
예를 들어 도 11은 실시예와 관련된 이동 단말기 또는 이동 단말기의 일 예를 전면에서 바라본 사시도이다.[0089]
도 11에 개시된 이동 단말기(200)는 바 형태의 단말기 바디를 구비하고 있다. 다만, 실시예는 여기에 한정되지[0090]
않고, 이상의 바디들이 상대 이동 가능하게 결합되는 슬라이드 타입, 폴더 타입, 스윙 타입, 스위블 타입 등 다
양한 구조에 적용이 가능하다.
실시예에서 이동 단말기(200)의 바디는 외관을 이루는 케이스(케이싱, 하우징, 커버 등)를 포함할 수 있다. [0091]
실시예에서, 케이스는 프론트 케이스(201)와 리어 케이스(202)로 구분될 수 있다. 프론트 케이스(201)와 리어[0092]
케이스(202)의 사이에 형성된 공간에는 각종 전자부품들이 내장될 수 있다. 프론트 케이스(201)와 리어 케이스
(202) 사이에는 적어도 하나의 중간 케이스가 추가로 배치될 수도 있다.
상기 케이스들은 합성수지를 사출하여 형성되거나 금속 재질, 예를 들어 스테인레스 스틸(STS) 또는 티타늄(Ti)[0093]
등과 같은 금속 재질을 갖도록 형성될 수도 있다.
단말기 바디, 주로 프론트 케이스(201)에는 출력부(251), 음향출력부(252), 카메라(212), 사용자 입력부(232),[0094]
마이크(222), 인터페이스(270) 등이 배치될 수 있다.
출력부(251)는 프론트 케이스(201)의 주면의 대부분을 차지할 수 있다. 출력부(251)의 양단부 중 일 단부에 인[0095]
접한 영역에는 음향출력부(216)와 카메라(221)가 배치되고, 다른 단부에 인접한 영역에는 사용자 입력부(233)와
마이크가 배치될 수 있다.
사용자 입력부(232)와 인터페이스(270) 등은 프론트 케이스(201) 및 리어 케이스(202)의 측면들에 배치될 수 있[0096]
다.
사용자 입력부는 이동 단말기(200)의 동작을 제어하기 위한 명령을 입력받기 위해 조작되는 것으로서, 복수의[0097]
조작 유닛들(231)을 포함할 수 있다. 조작 유닛들(231)은 조작부(manipulating portion)로도 통칭 될 수
있으며, 사용자가 촉각 적인 느낌을 가면서 조작하게 되는 방식(tactile manner)이라면 어떤 방식이든 채용될
수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에[0098]
만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통
상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조
합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하[0099]
는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지
않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성
요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에
서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
부호의 설명
모듈 기판부(110), 반도체 칩(104), 제1 회로패턴(106), 모듈 기판(102),[0100]
메인 기판부(120), 전극패드(124), 메인 기판(122), 솔더부(S2)
등록특허 10-1704260
- 10 -
도면
도면1a
도면1b
도면2a
등록특허 10-1704260
- 11 -
도면2b
도면2c
도면3
도면4
등록특허 10-1704260
- 12 -
도면5
도면6
도면7
도면8
등록특허 10-1704260
- 13 -
도면9
도면10
도면11
등록특허 10-1704260
- 14 -