반도체 광 통신 소자(SEMICONDUCTOR OPTICAL COMMUNICATION DEVICE)

(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)
(45) 공고일자 2014년03월13일
(11) 등록번호 10-1369787
(24) 등록일자 2014년02월26일
(51) 국제특허분류(Int. Cl.)
H01S 5/00 (2006.01) H01L 33/48 (2010.01)
(21) 출원번호 10-2006-0101473
(22) 출원일자 2006년10월18일
심사청구일자 2011년10월17일
(65) 공개번호 10-2007-0059934
(43) 공개일자 2007년06월12일
(30) 우선권주장
JP-P-2005-00351804 2005년12월06일 일본(JP)
(56) 선행기술조사문헌
JP05102615 A*
JP08335745 A*
US20050275053 A1
*는 심사관에 의하여 인용된 문헌
(73) 특허권자
네오호토니쿠스 세미콘닥타 고도 가이샤
일본 도쿄도 하치오지시 히가시아사카와마치 550
반치 10
(72) 발명자
시마무라 도모노리
일본 도쿄도 미나토쿠 도라노몬 1쵸메 7방 12고
오끼 덴끼 고오교가부시끼가이샤 나이
구보타 무네치카
일본 도쿄도 미나토쿠 도라노몬 1쵸메 7방 12고
오끼 덴끼 고오교가부시끼가이샤 나이
야마다 고지
일본 도쿄도 미나토쿠 도라노몬 1쵸메 7방 12고
오끼 덴끼 고오교가부시끼가이샤 나이
(74) 대리인
특허법인코리아나
전체 청구항 수 : 총 3 항 심사관 : 구영회
(54) 발명의 명칭 반도체 광 통신 소자
(57) 요 약
(과제)
낮은 전원 전압으로 동작 가능하고, 광의 파형 열화를 발생시키지 않는 반도체 광 통신 소자를 제공한다.
(해결수단)
절연성의 기판 (11) 상에 분리 영역을 사이에 두고 LD 영역과 EA 영역에, 각각 n 형의 하측 클래드층 (12), 코어
층 (13) 및 p 형의 상측 클래드층 (14) 에 의한 LD 와 EA 를 형성한다. 한편, 분리 영역은 상측 클래드층
(14) 으로부터 코어층 (13) 및 하측 클래드층 (12) 을 통하여 기판 (11) 에 도달하도록 프로톤 등을 주입하고,
절연층 (17) 을 형성한다. 이에 따라, LD 와 EA 가 전기적으로 분리되므로, LD 의 캐소드와 EA 의 애노드를
공통의 접지 전위에 접속하고, LD 의 애노드에 정의 전원 전압을 부여하고, EA 의 캐소드에는 정으로 바이어스한
변조 신호를 인가할 수 있다. 따라서, LD 에 부여되는 전원 전압은 변조 신호의 영향을 받지 않는다. 또
한, 전원 회로의 최대 공급 전압을 낮게 할 수 있다.
대 표 도 - 도1
등록특허 10-1369787
- 1 -
특허청구의 범위
청구항 1
동일 기판 상에 분리 영역을 사이에 두고 레이저 다이오드와 반도체 광 변조기가 형성되고, 상기 레이저 다이오
드로 발생된 레이저 광이 상기 반도체 광 변조기에 의해 변조되어 출력되도록 구성한 반도체 광 통신 소자로서,
상기 기판은 절연성 기판 또는 불순물이 함유되지 않은 화합물 반도체 기판으로 하고, 상기 분리 영역은 이온
주입에 의해 절연성을 갖게 하도록 형성하고,
상기 레이저 다이오드의 애노드는 정의 전원 전압 단자에 접속되고,
상기 반도체 광 변조기의 캐소드에는 정으로 바이어스한 변조 신호가 인가되며,
상기 레이저 다이오드의 캐소드 및 상기 반도체 광 변조기의 애노드는 접지 단자에 접속되는 것을 특징으로 하
는 반도체 광 통신 소자.
청구항 2
삭제
청구항 3
동일 기판 상에 분리 영역을 사이에 두고 레이저 다이오드와 반도체 광 변조기가 형성되고, 상기 레이저 다이오
드로 발생된 레이저 광이 상기 반도체 광 변조기에 의해 변조되어 출력되도록 구성한 반도체 광 통신 소자로서,
상기 레이저 다이오드와 상기 반도체 광 변조기는, 상기 기판 상에 각각 제 1 도전형의 하측 클래드층과 제 2
도전형의 상측 클래드층 사이에 코어층을 사이에 두고 형성되고,
상기 분리 영역은 상기 기판 상에 제 2 도전형의 하측 클래드층과 제 1 도전형의 상측 클래드층 사이에 코어층
을 사이에 두고 형성된 것을 특징으로 하는 반도체 광 통신 소자.
청구항 4
제 3 항에 있어서,
상기 분리 영역의 길이는, 전자 또는 정공의 확산 길이보다 길게 설정되어 있는 것을 특징으로 하는 반도체 광
통신 소자.
명 세 서
발명의 상세한 설명
발명의 목적
종래기술의 문헌 정보
[특허문헌 1] 일본 공개특허공보 2003-298175호 [0010]
[특허문헌 2] 일본 공개특허공보 평9-51142호 [0011]
[특허문헌 3] 일본 공개특허공보 평10-326942호 [0012]
[특허문헌 4] 일본 공개특허공보 2003-60284호[0013]
발명이 속하는 기술 및 그 분야의 종래기술
본 발명은, 레이저 다이오드 (Laser Diode, 이하,「LD」라고 한다) 와 반도체 광 변조기 (Electro Absorption[0014]
Modulator, 이하, 「EA」라고 한다) 를 집적화 한 반도체 광 통신 소자에 관한 것이다.
최근, LD 와 EA 를 집적화한 반도체 광 통신 소자는, 그 고속 저(低)챠프 동작에 의해, 2.5Gbps 이상의 고속 광[0015]
통신 시스템의 전기-광 변환 기능을 갖는 광원으로서 널리 사용되게 되었다. 종래, LD 와 EA 를 동일 기판
등록특허 10-1369787
- 2 -
상에 집적화한 소자는, 이들 2 개의 소자가 반대의 극성인 전원을 필요로 하기 때문에, 정과 부의 2 개의 전원
이 필요하였다. 즉, LD 와 EA 의 캐소드를 공통의 기판에 형성한 경우, LD 의 애노드에는, 레이저 광을 발
생시키기 위해 1.7V 정도의 전원 전압을 인가할 필요가 있다. 한편, EA 의 애노드에는, 역바이어스에 의해
레이저 광의 투과를 제어하기 위해, -0.5∼-2.5V 정도의 변조 신호를 인가할 필요가 있다. 이 때문에, 전원
회로의 간소화에 추가하여, 시스템 전체를 저소비 전력화로 하기 위해, 단일 전원 동작 방식이 검토되고 있다.

도 2 는, 상기 특허문헌 1 에 기재된 종래의 광 반도체 장치의 원리도이다. [0016]
이 광 반도체 장치는, LD (1a) 와 EA (1b) 로 구성되는 종래형의 광 반도체 소자 (1) 를 가지고 있다. LD[0017]
(1a) 의 pn 접합과 EA (1b) 의 pn 접합은, 반도체 기판 상에 동일 방향으로 형성되고, 이들의 LD (1a) 와 EA
(1b) 의 캐소드는, 공통의 기준 전위 Vcm 가 부여되는 단자 (2) 에 접속되어 있다.
LD (1a) 의 애노드는, 전원 전압 Vcc 가 부여되는 단자 (3) 에 접속되고, 이 LD (1a) 의 애노드와 캐소드 사이[0018]
에는, 잡음 제거용의 캐패시터 (4) 가 접속되어 있다.
한편, EA (1b) 의 애노드는 전송 선로 (4) 의 일단에 접속되고, 이 전송 선로의 타단에는 바이어스 회로 (5) 가[0019]
접속되어 있다. 바이어스 회로 (5) 는, 인덕터 (5a) 와 캐패시터 (5b) 로 구성되고, 인덕터 (5a) 를 개재하
여 접지 전위 GND 를 부여하고, 캐패시터 (5b) 를 개재하여 변조 신호 Smod 를 부여하는 것이다. 또한, EA
(1b) 의 애노드와 캐소드 사이에는, 전송 선로 (4) 의 임피던스에 정합시키기 위한 저항 (6) 이 접속되어 있다.

이 광 반도체 장치에서는, 단자 (2) 의 기준 전위 Vcm 를, 접지 전위 GND 와 전원 전압 Vcc 사이의 전위에 설정[0020]
한다. 이에 따라, LD (1a) 에는 Vcc-Vcm 의 전압이 순방향으로 인가되고, EA (1b) 에는 Vcm 의 전압이 역
방향으로 인가된다. 이에 따라, 종래형의 광 반도체 소자 (1) 를 단일 전원으로 동작시킬 수 있다.
발명이 이루고자 하는 기술적 과제
그러나, 상기 광 반도체 장치에서는 다음과 같은 과제가 있었다. [0021]
전원 전압 Vcc 는 LD (1a) 를 구동하기 위한 전압 (예를 들어, 1.7V) 과, EA (1b) 에 대한 역바이어스 전압 (예[0022]
를 들어, -1.5V) 을 합친 전압, 즉 4.3V 가 필요해진다. 또한, 변조 신호 Smod 는 ±1V 정도 필요하므로,
최대 전압은 5.3V 정도가 된다. 또, EA (1b) 의 애노드의 전위는, 변조 신호 Smod 에 의해 변동하므로, 단
자 (2) 의 기준 전위 Vcm 의 이것에 연동 변동하고, 이 기준 전위 Vcm 의 변동에 의한 광의 파형 열화의 우려가
있었다.
본 발명은, 전원 회로의 최대 공급 전압이 낮아도 동작 가능하고, 광의 파형 열화를 발생시키지 않는 반도체 광[0023]
통신 소자를 제공하는 것을 목적으로 하고 있다.
발명의 구성 및 작용
본 발명은, 동일 기판 상에 분리 영역을 사이에 두고 LD 와 EA 가 형성되고, 그 LD 로 발생된 레이저 광이 그[0024]
EA 에 의해 변조되어 출력되도록 구성한 반도체 광 통신 소자에 있어서, 기판 및 분리 영역을 LD 와 EA 를 전기
적으로 분리하는 절연성의 재료로 형성한 것을 특징으로 하고 있다.
발명을 실시하기 위한 최선의 형태 [0025]
절연성의 기판 상에 분리 영역을 개재하여, 각각 제 1 도전형 (예를 들어, n형) 의 하측 클래드층과 제 2 도전[0026]
형 (예를 들어, p 형) 의 상측 클래드층 사이에 코어층을 사이에 두고 LD 와 EA 를 형성한다. 또한, 분리
영역은 기판 상에 LD 와 EA 를 구성하는 하측 클래드층, 코어층, 및 상측 클래드층을 일괄 형성한 후, 이 LD 와
EA 를 분리하는 개소에 프로톤 등의 이온을 선택적으로 주입하고, 기판 표면에 도달하는 절연체를 생성함으로써
형성된다.
[제 1 실시예] [0027]
도 1(a), 도 1(b) 는 본 발명의 제 1 실시예를 나타내는 반도체 광 통신 소자의 구성도이고, 도 1(a) 는 사시도[0028]
이고, 도 1(b) 는 도 1(a) 중의 A1-A2 선을 따른 부분의 단면도이다.
이 반도체 광 통신 소자는, 도 1(a) 에 나타내는 바와 같이, 절연성의 기판 (11) 또는 불순물이 함유되지 않은[0029]
등록특허 10-1369787
- 3 -
InP 기판 상에 순서대로 형성된 하측 클래드층 (12), 코어층 (13), 및 상측 클래드층 (14) 을 가지고 있다.
하측 클래드층 (12) 과 상측 클래드층 (14) 은 모두 InP 로 형성되고, 코어층 (13) 은 InGaAsP 로 형성되고,
이 코어층 (13) 이 클래드층 (12, 14) 에 비해 광의 굴절률이 커지도록 설정되어 있다.
또한, 도 1(a) 에 있어서의 A1-A2 선의 양측의 상측 클래드층 (14) 에는, 이 A1-A2 선에 평행하고 저부가 코어[0030]
층 (13) 의 표면에 도달하는 홈이 형성되어 있다. 이 홈의 안에는, 내측 표면에 형성된 SiO2 에 의한 절연
성의 보호막 (15) 을 개재하여, 광의 굴절률이 작은 폴리이미드층 (16) 이 매립되어 있다.
또한, 상측 클래드층 (14) 과 하측 클래드층 (12) 에는, 각각 p 형 불순물과 n 형 불순물이 함유되고, 코어층[0031]
(13) 은 불순물을 함유하지 않는 절연층으로 되어 있다. 이에 따라, 상측 클래드층 (14), 코어층 (13) 및
하측 클래드층 (12) 에 의해, pin 구조의 다이오드가 형성되도록 되어 있다.
이 다이오드는, 도 1(a) 에 나타내는 바와 같이, 앞쪽의 EA 영역과 안쪽의 LD 영역 사이가, 분리 영역으로 분리[0032]
되어 있다. 즉, 도 1(b) 의 좌측에 나타내는 EA 영역과 우측에 나타내는 LD 영역의 사이에는, 상측 클래드
층 (14) 의 표면으로부터 코어층 (13) 과 하측 클래드층 (12) 을 거쳐, 기판 (11) 의 표면으로부터 그 내부에
달하고, EA 영역과 LD 영역을 분단하도록 형성된 절연층 (17) 이 형성되어 있다. 그리고, 이 절연층 (17)
에 의한 분리 영역에 의해, EA 영역과 LD 영역이 전기적으로 절연되어 있다.
EA 영역과 LD 영역의 상측 클래드층 (14) 은, 각각 EA 와 LD 의 애노드로 되어 있다. 그리고, EA 영역과 LD[0033]
영역의 상측 클래드층 (14) 의 표면에는, 반도체 컨택트층 (18), 오믹 전극 (19) 이 순서대로 형성되고, 이 오
믹 전극 (19) 상에, EA 용의 애노드 전극 배선 (20EA) 과, LD 용의 애노드 전극 배선 (20LD) 이 형성되어 있다.
한편, EA 영역과 LD 영역의 하측 클래드층 (12) 은, 각각 EA 와 LD 의 캐소드로 되어 있고, 동일한 캐소드 전극[0034]
배선 (21EA, 21LD) 이 형성되어 있다. 또한, 기판 (11) 의 하측에는, 다이본딩용 금속막 (22) 이 형성되어
있다.
또한, 분리 영역의 형성 방법으로서는 다음과 같은 방법이 있다. [0035]
(1) 기판 (11) 의 표면에, 하측 클래드층 (12), 코어층 (13) 및 상측 클래드층 (14) 을 일괄하여 형성한 후, 분[0036]
리 영역에만 선택적으로 프로톤 등의 이온 주입을 실시하고, 기판 (11) 의 표면에 도달하는 절연층 (17) 을 구
성한다.
(2) 기판 (11) 의 표면에, EA 영역과 LD 영역의 하측 클래드층 (12) 과 코어층 (13) 을 형성한 후, 분리 영역에[0037]
만 선택적으로 프로톤 등의 이온 주입을 실시하고, 기판 (11) 의 표면에 도달하는 절연층을 구성한다. 그
후, 코어층 (13) 의 표면에 상측 클래드층 (14) 을 형성하고, 이 상측 클래드층 (14) 상으로부터, 다시 분리 영
역에 선택적으로 프로톤 등의 이온 주입을 실시하고, 앞서 구성한 절연층에 연결시킨다.
도 3 은 도 1 의 등가 회로와 접속 방법의 설명도이다. 이하, 이 도 3 을 참조하면서, 도 1 의 동작을 설명[0038]
한다.
도 3 중에 파선 범위로 나타내는 바와 같이, 이 반도체 광 통신 소자 (30) 는 서로 전기적으로 절연된 LD (31)[0039]
과 EA (32) 를 가지고 있다. 즉, LD (31) 의 애노드 (A) 와 캐소드 (K) 는, 각각 도 1 에 있어서의 LD 영
역의 상측 클래드층 (14) 과 하측 클래드층 (12) 에 대응하고, EA (32) 의 애노드 (A) 와 캐소드 (K) 는, 각각
도 1 에 있어서의 EA 영역의 상측 클래드층 (14) 과 하측 클래드층 (12) 에 대응하고 있다. 그리고, LD
(31) 의 애노드 (A) 와 캐소드 (K) 는 각각 외부 접속용의 단자 (33, 34) 에 접속되고, EA (32) 의 애노드 (A)
와 캐소드 (K) 는 각각 외부 접속용의 단자 (35, 36) 에 접속되어 있다.
또한, LD (31) 과 EA (32) 의 애노드 (A) 는, 도 1 에 나타내는 바와 같이, 절연층 (17) 으로 분리되어 있지만,[0040]
이 절연층 (17) 에 의한 절연 저항 (37a) 은 매우 크고, 부유 용량 (37b) 은 매우 작기 때문에, 동작상의 영향
은 없다. 마찬가지로, LD (31) 과 EA (32) 의 캐소드 (K) 를 분리하는 절연층 (17) 의 절연 저항 (38a) 은
매우 크고, 부유 용량 (38b) 은 매우 작기 때문에, 동작상의 영향은 없다.
반도체 광 통신 소자 (30) 는, LD (31) 측의 단자 (33) 에 전원 전압 VCC (예를 들어, 1.7V) 가 인가되고, 단[0041]
자 (34) 는 접지 전위 GND 에 접속된다. 한편, EA (32) 측의 단자 (35) 는 접지 전위 GND 에 접속되고, 단
자 (36) 에는 바이어스 전압 VB (예를 들어, 1.5V) 에 변조 신호 SM (예를 들어, ±1.0V) 이 중첩된 신호가 부
여된다. 또, 단자 (35, 36) 간에는 임피던스 정합용의 저항 (41) 이 접속된다.
등록특허 10-1369787
- 4 -
도 1 의 LD 영역에 있어서, p 형의 상측 클래드층 (14) 과 하측 클래드층 (12) 사이에 전원 전압 VCC 가 인가되[0042]
면, LD (31) 가 발진하여 레이저 광이 코어층 (13) 을 전파한다. 이 때, 레이저 광은 광의 굴절률이 작은
클래드층 (14, 12) 에 의해 상하 방향으로 끼워지고, 또한 좌우 방향으로는 상측 클래드층 (12) 에 형성된 광의
굴절률이 작은 폴리이미드층 (16) 에 의해 끼워진다. 이에 따라, 레이저 광은 광의 굴절률이 큰 코어층
(13) 의 내부를, 도 1 중의 A1-A2 선을 따라 직진한다.
이 때, 분리 영역의 코어층 (13) 에는 절연성을 갖게 하기 위한 프로톤 등이 주입되고 있지만, 레이저 광의 전[0043]
파에는 영향을 주지 않는다.
분리 영역을 거쳐 EA 영역의 코어층 (13) 에 전파된 레이저 광은, 역바이어스된 전계 흡수형의 EA (32) 에 의해[0044]
강도 변조된다. 즉, 역바이어스의 전압이 작으면 (예를 들어, -0.5V), 레이저 광은 흡수되지 않고 외부로
출력된다. 한편, 역바이어스의 전압이 크면 (예를 들어, -2.5V), 레이저 광은 대부분 흡수되어 외부로 출력
되지 않는다.
이상과 같이, 이 제 1 실시예의 반도체 광 통신 소자는, 절연성의 기판 (11) 상에, 절연성의 분리 영역에 의해[0045]
격리되어 LD 와 EA 를 형성하고 있다. 따라서, LD (31) 와 EA (32) 의 애노드 (A) 와 캐소드 (K) 를 전기
적으로 분리한 단자 (33∼36) 로서 취출할 수 있다. 이에 따라, LD (31) 의 캐소드 (K) 와 EA (32) 의 애
노드 (A) 를 접지 전위 GND 에 접속하고, LD (31) 의 애노드 (A) 에 정의 전원 전압 VCC 를 인가함과 함께, EA
(32) 의 캐소드 (K) 에 정의 바이어스 전압 VB 에 의해 바이어스된 변조 신호 SM 을 부여할 수 있다.
따라서, 기준이 되는 접지 전위 GND 가 변조 신호 SM 에 의해 변동을 받는 경우가 없고, 광의 파형 열화를 발생[0046]
시키지 않는다는 이점이 있다. 또한, 필요한 전원 전압 및 변조 전압은, 본 예의 경우, 최대라도 2.5V 이
며, 전원 회로의 최대 공급 전압을 낮게 하는 것이 가능해지고, 소비 전력을 저감할 수 있는 이점이 있다.
[제 2 실시예] [0047]
도 4(a), 도 4(b) 는 본 발명의 제 2 실시예를 나타내는 반도체 광 통신 소자의 구성도이고, 도 4(a) 는 단면[0048]
구조도이고, 도 4(b) 는 등가 회로도이다.
이 반도체 광 통신 소자는, 도 1(a) 중의 분리 영역의 절연층 (17) 대신에, 반도체층 (23) 을 형성한 것이다.[0049]
반도체층 (23) 은 하측 클래드층의 p 형층 (23a), 코어층 (23b), 및 상측 클래드층의 n 형층 (23c) 으로 구
성되어 있다. 즉, LD 영역과 EA 영역의 하측 클래드층은 n 형이지만, 분리 영역의 하측 클래드층은 p 형으
로 되어 있다. 또, LD 영역과 EA 영역의 상측 클래드층은 p 형이지만, 분리 영역의 상측 클래드층은 n 형으
로 되어 있다. 또한, 반도체층 (23) 의 폭은 전자 또는 정공의 확산 길이보다 충분히 큰 값으로 한다.
구체적으로는, 10㎛ 이상이면 충분하다. 그 외의 구성은, 도 1 과 동일하다.
이러한 구성의 반도체 광 통신 소자는, 도 4(b) 의 등가 회로로 나타내는 구성으로 생각할 수 있다. [0050]
즉, 도 4(a) 에 있어서의 LD 영역의 상측 클래드층 (14) 과 하측 클래드층 (12) 은 각각 LD (31) 의 애노드 (A)[0051]
와 캐소드 (K) 에 대응하고, EA 영역의 상측 클래드층 (14) 과 하측 클래드층 (12) 이, 각각 EA (32) 의 애노드
(A) 와 캐소드 (K) 에 대응한다.
하측 클래드층 (12) 의 LD 영역 (n 형), 분리 영역 (p 형) 및 EA 영역 (n 형) 은 역방향으로 직렬 접속된 2 개[0052]
의 다이오드 (39a, 39b) 에 대응한다. 또, 상측 클래드층 (14) 의 LD 영역 (p 형), 분리 영역 (n 형) 및
EA 영역 (p 형) 은 역방향으로 직렬 접속된 2 개의 다이오드 (39c, 39d) 에 대응한다. 또한, 분리 영역의 p
형층 (23a), 코어층 (23b) 및 n 형층 (23c) 은 다이오드 (39e) 에 대응하고, 이 다이오드 (39e) 의 애노드는
다이오드 (39a, 39b) 의 접속점 (애노드) 에 접속되고, 캐소드는 다이오드 (39c, 39d) 의 접속점 (캐소드) 에
접속되고 있다.
이에 따라, LD (31) 의 애노드 (A) 와 캐소드 (K) 는, EA (32) 의 애노드 (A) 및 캐소드 (K) 로부터 거의 완전[0053]
하게 전기적으로 분리된다. 마찬가지로, EA (32) 의 애노드 (A) 와 캐소드 (K) 는 LD (31) 의 애노드 (A)
및 캐소드 (K) 로부터 거의 완전히 전기적으로 분리된다. 따라서, 이 반도체 광 통신 소자는 도 1 의 반도
체 광 통신 소자와 동일한 전기적 특성을 갖는다.
이상과 같이, 이 제 2 실시예의 반도체 광 통신 소자는 절연성의 기판 (11) 상에, LD 영역과 EA 영역의 클래드[0054]
층과는 역극성의 불순물을 함유하는 반도체층 (23) 을 분리 영역으로서 형성하고 있다. 이에 따라, LD 영역
등록특허 10-1369787
- 5 -
과 EA 영역이 전기적으로 분리되어, 제 1 실시예와 동일한 이점을 얻을 수 있다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 여러 가지 변형이 가능하다. 이 변형예로서는, 예를 들어[0055]
다음과 같은 것이 있다.
(a) 순방향 바이어스로 동작하는 소자로서 LD 를 예시하였지만, LD 외에, 반도체 광 증폭기 또는 반도체 파장[0056]
변환기 등에 대해서도 적용 가능하다.
(b) 역방향 바이어스로 동작하는 소자로서 EA 를 예시했지만, EA 외에, 별도 방식의 광 변조기 또는 포토 다이[0057]
오드, 반도체 광 스위치, 반도체 광 방향성 결합기 등에 대해서도 적용 가능하다.
(c) 도 3 의 반도체 광 통신 소자 (30) 에서는, LD (31) 의 캐소드 (K) 와 EA (32) 의 애노드 (A) 를, 각각 다[0058]
른 단자 (34, 35) 에 접속하고 있지만, 이들 LD (31) 의 캐소드 (K) 와 EA (32) 의 애노드 (A) 를 내부에서 접
속하여 3 단자 구성으로 해도 된다.
(d) 도 1 의 구조나 재료 등은 일례이며, 이것에 한정하는 것은 아니다. 예를 들어, 하측 클래드층 (12) 을[0059]
p 형으로, 상측 클래드층 (14) 을 n 형으로 해도 된다. 또, 본 실시예의 설명에 있어서, 구체적인 재료로서
InP 나 InGaAsP 를 인용했지만, 그 외의 화합물 반도체 재료를 사용할 수 있다.
발명의 효과
본 발명에서는, 동일 기판 상에 형성된 LD 와 EA 가, 기판 및 분리 영역에서 전기적으로 절연되어 있다. 이[0060]
에 따라, 예를 들어, LD 의 캐소드와 EA 의 애노드를 공통의 접지 전위에 접속하고, LD 의 애노드에 정의 전원
전압을 부여하고, EA 의 캐소드에 정으로 바이어스한 변조 신호를 인가할 수 있다. 이에 따라, LD 에 부여
하는 전원 전압은 변조 신호의 영향을 받지 않는다. 또, LD 와 EA 에 부여하는 전압은 모두 정이므로, 전원
회로의 최대 공급 전압을 낮게 하여, 소비 전력을 저감할 수 있다는 효과가 있다.
도면의 간단한 설명
도 1 은 본 발명의 제 1 실시예를 나타내는 반도체 광 통신 소자의 구성도. [0001]
도 2 는 종래의 광 반도체 장치의 원리도. [0002]
도 3 은 도 1 의 등가 회로와 접속 방법의 설명도. [0003]
도 4 는 본 발명의 제 2 실시예를 나타내는 반도체 광 통신 소자의 구성도. [0004]
*도면의 주요부분에 대한 부호의 설명* [0005]
11 : 기판 12 : 하측 클래드층 [0006]
13, 23b : 코어층 14 : 상측 클래드층 [0007]
17 : 절연층 23 : 반도체층 [0008]
23a : n 형층 23c : p 형층 [0009]
등록특허 10-1369787
- 6 -
도면
도면1
등록특허 10-1369787
- 7 -
도면2
도면3
등록특허 10-1369787
- 8 -
도면4
등록특허 10-1369787
- 9 -